Меню

Главная
Финансы деньги и налоги
Издательское дело и полиграфия
Новейшая история политология
Топики по английскому языку
Языкознание филология
Химия
Экология и охрана природы
Естествознание
Искусство и культура
Культурология
Хозяйственное право
Иностранные языки и языкознание
История и исторические личности
Коммуникации связь цифровые приборы и радиоэлектроника
Товароведение
Транспорт
Экология охрана труда
Банковское и биржевое дело
Коммуникации и связь
Конституционное право
Этика
             
Научно-образовательный портал
W-10.RU
Главная

Цифровий синтез частоти

Цифровий синтез частоти

Цифровий синтез частоти

Всі недоліки описаної вище структури можуть бути усунені шляхом введення одного, але вельми оригінального рішення -- замінити адресний лічильник ПЗП іншим цифровим пристроєм, який називається накопичуючим суматором. Суматор, який накопичує, є регістром, який в кожному такті роботи пристрою перезавантажується величиною, рівною старому вмісту, плюс деяка постійна добавка (рисунок 1).

Як і у випадку з лічильником, вміст регістра лінійно збільшується в часі, лише тепер приріст не завжди є одиничним, а залежить від величини постійної добавки. Коли суматор використовується для формування коду фази, його ще називають акумулятором фази. Вихідний код акумулятора фази є кодом миттєвої фази вихідного сигналу. Постійна добавка, яка використовується при роботі акумулятора фази, є приростом фази за один такт роботи пристрою. Чим швидше змінюється фаза в часі, тим більше частота сигналу, що генерується. Тому значення приросту фази фактично є кодом вихідної частоти. Дійсно, якщо приріст фази рівний одиниці, то поведінка суматора нічим не відрізняється від поведінки двійкового лічильника. Але якщо приріст фази буде рівний, наприклад, двом, то код фази змінюватиметься удвічі швидше. При цьому на ЦАП коди поступатимуть з тією ж частотою, але будуть не сусідніми, а узяті через один відліки функції sin. Частота сигналу, що генерується, при цьому буде удвічі більшою, а частота дискретизації залишиться колишньою.

Рисунок 1. - Робота DDS

Акумулятор фази працює з періодичними переповнюваннями, забезпечуючи арифметику по модулю 2N.

Таке періодичне переповнювання відповідає періодичній поведінці функції sin з періодом 2p. Іншими словами, частота переповнювання акумулятора фази рівна частоті вихідного сигналу. Це частота визначається формулою:

FOUT = MxFCLK/2N,

де FOUT -- вихідна частота; FCLK -- тактова частота; M -- код частоти; N -- розрядність акумулятора фази.

По суті, тактова частота ділиться на деяке число, яке визначається кодом частоти і розрядністю акумулятора фази. При цьому крок перебудови частоти не залежить від її значення і рівний

D FOUT = FCLK/2N.

З цього співвідношення виходить ще одна унікальна властивість синтезатора частоти на основі суматора: якщо збільшити розрядність N, то зменшиться крок перебудови частоти.

Причому особливих обмежень тут немає. Наприклад, якщо розрядність суматора 32 біти, а тактова частота складає 50 Мгц, то частотний дозвіл складе близько 0,01 Гц!

Збільшення розрядності акумулятора фази не вимагає обов'язкового збільшення розрядності адреси ПЗП. Для адресації можна використовувати лише необхідну кількість старших розрядів коду фази. Детальніше це питання буде розглянуте нижче.

Для зменшення об'єму ПЗП можна використовувати властивості симетрії функції sin. У більшості DDS в ПЗП міститься лише 1/4 періоду. Правда, при цьому небагато ускладнюється логіка формування адреси.

Таким чином, в DDS акумулятор фази формує послідовність кодів миттєвої фази сигналу, яка змінюється лінійно (рисунок 1).

Швидкість зміни фази задається кодом частоти. Далі за допомогою ПЗП фаза, що лінійно змінюється, перетвориться у відліки вихідного сигналу, що змінюються по синусоїдальному закону.

Ці відліки поступають на ЦАП, на виході якого формується синусоїдальний сигнал, що складається з "сходинок". Вони фільтруються аналоговим ФНЧ, і на його виході виходить синусоїдальний сигнал.

Вихідний синусоїдальний сигнал відновлюється з окремих відліків. Ціле число відліків на період укладається лише в окремому випадку В більшості випадків це не так, і на кожному новому періоді сигналу відліки знаходяться в нових місцях. Звичайно, картина періодично повторюється, але період повторення може бути самим різним.

Він залежить від коду частоти, розрядності акумулятора фази і від розрядності використовуваного коду фази. У будь-якому випадку з рівним успіхом з послідовності відліків буде відновлений сигнал синусоїдальної форми.

Рисунок 2. - Положення виборок початкового сигналу для різних частот.

Розглянута вище структура застосовується у всіх сучасних DDS. Об'єднання в одному чипі швидкодійного ЦАП і власне DDS (так званий повний DDS або Complete DDS) дозволило одержати вельми принадну альтернативу звичним синтезаторам на основі PLL.

DDS, що не мають вбудованого ЦАП, іноді називають Numerically Controlled Oscillator (NCO), не дивлячись на те, що DDS не містить ніяких генераторів.

Окрім інтегрованого ЦАП DDS можуть мати деякі додаткові цифрові блоки, що виконують над сигналом різні додаткові операції. Ці блоки забезпечують велику функціональність і поліпшені призначені для користувача характеристики DDS.

До них відносяться:

- вбудований помножувач опорної частоти;

- додатковий цифровий суматор для програмування фази;

- інверсний sinc-фільтр для компенсації нерівномірності АЧХ;

- додатковий цифровий помножувач для амплітудної модуляції;

- додатковий ЦАП для отримання сигналів квадратури I і Q;

- додатковий компаратор з низьким джіттером для отримання цифрового тактового сигналу;

- додаткові регістри частоти і фази, які можуть бути наперед запрограмовані для здійснення високошвидкісної модуляції.

Призначення всіх цих додаткових блоків буде описане нижче. Для того, щоб правильно застосовувати DDS, необхідно представляти, як різні чинники впливають на якість вихідного сигналу.

Для цього розглянемо окремо властивості DDS і становлячи якості вихідного сигналу.

Найважливішими характеристиками джерела тактового сигналу є нестабільність частоти (у PPM), джіттер (у піко- або наносекундах) і фазовий шум (у dBc/Гц, тобто щодо рівня несучої).

Джерело тактового сигналу DDS є головним джерелом фазових шумів, навіть не дивлячись на ефект їх зменшення в процесі розподілу частоти в DDS.

Фазовий шум вихідного сигналу DDS теоретично менше фазового шуму тактового сигналу на 20log(FCLK/FOUT) дБ. На практиці це поліпшення обмежене шумовим порогом схем DDS. Типовим для власного фазового шуму DDS є значення -130 dBc/Гц при розладі на 1 кГц від вихідної частоти. Якщо джерело тактового сигналу має менші фазові шуми, на виході DDS все одно не може бути набуте їх менше значення. По цьому цю величину називають "залишковий фазовий шум".

Рисунок 3. Фазовий шум і джіттер на виході DDS

Відносне відхилення частоти на виході DDS рівне відносному відхиленню частоти тактового сигналу. Відносний джіттер при розподілі частоти стає менше, хоча його абсолютне значення не поліпшується.

Деякі типи DDS, які здатні працювати на високих тактових частотах, мають вбудований помножувач частоти на основі PLL.

Для високошвидкісних DDS він дозволяє використовувати менш високочастотний опорний генератор або зовсім обійтися тактовими частотами, що вже є в системі. Прикладами таких DDS можуть служити AD9852 і AD9854, де тактова частота може бути помножена на 4…20, а AD9851 має помножувач на 6.

Проте використовування множення тактової частоти не завжди бажане, оскільки при цьому фазовий шум тактового сигналу збільшується в стільки ж разів, в скільки разів умножається частота.

Більш того, вище за частоту зрізу фільтру PLL може спостерігатися пік фазових шумів (рисунок 3). Не дивлячись на погіршення Деякі типи DDS, які здатні працювати на високих тактових частотах, мають вбудований помножувач частоти на основі PLL.

Для високошвидкісних DDS він дозволяє використовувати менш високочастотний опорний генератор або зовсім обійтися тактовими частотами, що вже є в системі. Прикладами таких DDS можуть служити AD9852 і AD9854, де тактова частота може бути помножена на 4…20, а AD9851 має помножувач на 6.

Проте використовування множення тактової частоти не завжди бажане, оскільки при цьому фазовий шум тактового сигналу збільшується в стільки ж разів, в скільки разів умножається частота. Більш того, вище за частоту зрізу фільтру PLL може спостерігатися пік фазових шумів (рисунок 3).

Не дивлячись на погіршення характеристик, вбудований помножувач частоти здешевлює систему і може бути використаний в більшості випадків. Для особливо критичних до чистоти спектру вихідного сигналу додатків потрібне безпосереднє тактуюче DDS від високоякісного опорного генератора.

Вище приводилася формула, що зв'язує тактову частоту, код частоти і розрядність акумулятора фази з вихідною частотою. Можна сказати, що тактова частота ділиться на величину 2N/M. Оскільки N і M -- цілі числа, з формули виходить, що необхідна вихідна частота, наприклад 20 Мгц, точно може бути одержана далеко не завжди.

В той же час може бути одержана вельми близька частота, віддалена від тієї, що вимагається не далі кроку перебудови, наприклад 19,9999999954 Мгц або 20,000000009 Мгц. Така погрішність навряд має значення на практиці. Якщо все ж таки з якихось причин вимагається набути точне значення частоти, то зробити це можна відповідним вибором тактової частоти.

Існує також гібридний синтезатор, де як опорний генератор DDS використовується VCXO, підстроєний за допомогою PLL залежно від відхилення вихідної частоти. Така структура дозволяє набути на виході точні значення частот, правда, крок сітки буде такою ж, як і у звичайних PLL-синтезаторів. Унаслідок застосування VCХO фазовий шум такого гібридного синтезатора буде набагато менше, ніж у звичного PLL-синтезатора.

Для того, щоб перебудувати DDS по частоті, необхідно перезавантажити регістр частоти.

Враховуючи його високу розрядність, це вимагає витрат часу мікро контролера, особливо якщо DDS має послідовну шину управління. Тому швидкість перебудови DDS по частоті визначається в основному швидкодією його цифрового інтерфейсу.

Рисунок 4. - Типовий фазовий шум DDS

В деяких випадках, наприклад при здійсненні FSK-модуляції, потрібна максимальна швидкість перебудови.

Для таких цілей в багатьох DDS є два окремі регістри частоти, які можуть перемикатися логічним сигналом. Цей сигнал фактично є модуляційним входом FSK. Прикладом таких DDS є AD9852, AD9853, AD9835 і ін.

Іноді можуть виникнути проблеми у зв'язку з тим, що різке перемикання з однієї частоти на іншу при FSK модуляції викликає появу побічних продуктів перетворення, які розширюють спектр вихідного сигналу.

Для вирішення цієї проблеми застосовують метод, званий Ramped-FSK. Правильніше не різко перемикатися між частотами, а плавно переходити з однієї частоти на іншу. AD9852 має вбудовану нагоду здійснювати Ramped-FSK, і користувач може програмувати швидкість переходу з однієї частоти на іншу.

Акумулятор фази DDS має типову розрядність 32 або 48 біт. Але лише частина розрядів використовується для адресації ПЗП з таблицею синуса. Це вимушена міра, викликана необхідністю зменшення розмірів ПЗП до розумних меж.

Дійсно, якби використовувалися всі 32 біти, а кожен відлік в ПЗП кодувався б одним байтом, то необхідний об'єм ПЗП склав би 4 Гбайта! Тому для адресації ПЗП використовується лише декілька старших розрядів акумулятора фази. Усікання коду фази є внутрішньою операцією DDS і ззовні змінити нічого не можна.

Відкидання молодших бітів приводить до виникнення помилки в представленні фази. Як наслідок, це приводить до появи погрішності амплітуди при перетворенні фази в амплітуду, яке має місце в DDS. Більш того, ця погрішність є періодичною, оскільки залежно від коду частоти стану акумулятора фази повторюються частіше або рідше.

В результаті в спектрі вихідного сигналу з'являються окремі складові, викликані усіканням коду фази. На розподіл фаз і амплітуд цих складових впливають три чинники:

- розрядність акумулятора фази (А бітний);

- розрядність слова фази після усікання (P бітний);

- значення коду частоти (T).

При деяких значеннях коду частоти становлячі, викликані усіканням коду фази, відсутні зовсім, тоді як при деяких інших значеннях коду частоти ці складові мають максимальний рівень.

Коли величина A-P рівна 4 і більш (звичне значення для реальних DDS), максимальний рівень складових, викликаних усіканням коду фази, достатньо точно можна визначити як -6,02ґP дБ.

Наприклад, 32-розрядний DDS з 12-розрядним кодом фази має максимальний рівень цих становлячи -72 дБ. Причому найгіршим є випадок, коли найбільший загальний дільник T і 2(A-P) рівний 2(A-P-1), іншими словами, коли у відкиданій частині коду фази старший біт завжди рівний 1, а вся решта біт -- 0.

Інший граничний випадок відповідає відсутності складових. При цьому найбільший загальний дільник T і 2(A-P) повинен бути рівний 2(A-P), іншими словами, коли у відкиданій частині коду фази завжди всі нулі. Всі інші значення коду частоти дають проміжні рівні складових, викликаних усіканням коду фази.

Частотний розподіл складових, викликаних усіканням коду фази, не може бути проаналізоване так просто, як їх максимальна амплітуда. Розглядаючи питання на якісному рівні, можна сказати, що усікання фази приводить до появи її помилки, величина якої міняється по пилкоподібному закону. Сигнал помилки з'являється в результаті відкидання бітів коду фази.

Тому для того, щоб обчислити частоту цього сигналу, можна розглянути лише ту частину акумулятора фази, яка відкидається при усіканні її коду. Розрядність цієї частини акумулятора рівна числу відкиданих бітів (B). Відповідно, вона здатна сприймати лише молодшу частину коду частоти з розрядністю В. Тогда частота пилкоподібного сигналу помилки буде рівна

FCLKx(ET/2B),

де FCLK -- частота дискретизації; ET -- еквівалентний код частоти, представлений значенням відкинутих бітів при виконанні усікання повного коду частоти; B -- розрядність ET (кількість відкинутих бітів).

При цьому необхідно враховувати, що частота пилкоподібного сигналу або її гармоніки можуть лежати на частотах вище FCLK/2.

В цьому випадку вони здатні потрапити в робочу область частот в результаті дзеркального відображення спектру щодо частот n·FCLK. На рисунку 5 приведені залежності рівня побічних компонентів від розрядності коду фази для ЦАП різної розрядності.

Необмежено нарощувати розрядність коду фази немає необхідності ще і тому, що зниження рівня побічних компонентів відбувається лише до певного значення, залежного від рівня шумів квантування ЦАП.

На практиці розрядність коду фази повинна бути на 2-3 розряди більше, ніж розрядність застосованого ЦАП.

Рисунок 5. - Рівень побічних компонентів залежно від розрядності коду фази

Слід зазначити, що існують методи зменшення впливу усікання коду фази, засновані на додаванні до фазової інформації псевдо випадкового шуму. Таким чином, вдається зменшити енергію відповідних побічних компонентів, зате при цьому збільшується загальний шумовий поріг.

 
 

Новости:


        Поиск

   
        Расширенный поиск

© Все права защищены.